近日,北京大学信息科学技术学院微纳电子学研究院与电子设计领域全球知名的Cadence(铿腾)设计系统公司启动一项合作项目,即联合开发面向16 nm及以下技术代集成电路设计的新型多栅立体器件(FinFET,或称Trigate)可靠性模型。

半导体集成电路(即“芯片”)技术是信息产业的基石与核心,目前产业界即将步入16/14 nm技术代。自英特尔公司2012年在其量产CPU芯片中首次成功采用新型FinFET技术以来,台积电、三星、IBM等主要半导体公司均表示也将在其16/14 nm技术代采用该技术,这表明集成电路将全面进入多栅时代。FinFET新器件虽然本征性能优越,但其可靠性是一个公认的瓶颈问题。因此,在集成电路设计的早期就必须考虑器件可靠性对电路性能的影响以及电路的可靠性冗余设计问题,进而保证电路在其整个设计寿命中有足够的设计冗余,以正常工作。然而,目前尚未有针对FinFET电路设计的可靠性模型。

近年来,微纳电子学研究院在可靠性及器件-电路协同设计领域做出了一系列具有国际影响力的工作,在相关领域旗舰会议——美国电气电子工程师学会国际电子器件会议(IEEE IEDM)上连年发表多篇文章,因此Cadence公司联合微纳电子学研究院对FinFET技术可靠性的电路模型进行研发,研究成果将应用于Cadence Virtuoso RelXpert可靠性仿真器和Virtuoso Spectre仿真平台。

Cadence公司研发副总裁Vinod Kariat表示,非常荣幸能与享誉全球的北京大学合作,将先进研究成果转化到产业应用。作为一家倡导技术创新、引领行业发展的企业,Cadence力图借助北大深厚的研究能力,加快产品从实验室走向市场的速度。与此同时,北大信息学院黄如教授表示,Cadence作为全球电子设计领先的公司,在创建当今集成电路和电子产品中发挥着核心作用。北大与Cadence合作,可以将学校的研究成果快速转化为实际影响产业和技术的能力,同时也使学校获得更多商业用户的反馈和验证,推动应用基础研究更加高效——这是一种代表未来趋势的产学研高效互动合作模式。

相关报道链接:

http://www.cadence.com/cn/cadence/newsroom/press_releases/pages/pr.aspx?xml=20150108

http://www.eet-china.com/ART_8800709248_480101_NT_1c6ff4c2.HTM


 

北京大学信息科学技术学院版权所有 Copyright © 2010-2016